Kaliforniassa järjestetty RISC-V Summit esitteli suoritinarkkitehtuurin viimeisimpiä tuloksia ja kehitystyökaluja. Aktiivisimpina esillä olivat alan suunnittelutalot, mutta myös Microchipin tyyliset siruvalmistajat piireineen. Perinteisten ratkaisujen lisäksi militaari- ja avaruusovellukset kiinnostavat RISC-V-arkkitehtuurin rakentajia entistä enemmän. Siemensin EDA-puoli kertoi tuovansa ensi vuoden alussa RISC-V-tuen Linuxille suorittimineen.
Microchip esitteli tapahtumassa uusimpia RISC-V-pohjaisia FPGA- ja Space-Compute-ratkaisuja. Osallistujat näkevät PolarFire-perheen ja uuden laajennetun Mi-V-ekosysteemin, PolarFire 2 -siruperheen ja suunnittelutyökalupaketin sekä uudet suojatummat HPSC-avaruuspiirit. Uudet PolarFire FPGA- ja PolarFire SoC -perheet tarjoavat yrityksen mukaan parhaimmat lämpö- ja tehotehokkuuden keskitason segmentissä. Piiriperheet on optimoitu erityisesti järjestelmiin, joissa tarvitaan suuri laskentateho pienissä koossa.
Microchipin PolarFire 2 -perhe lisää toiminnallisuuttaan tuomalla RISC-V-pohjaiset korkean suorituskyvyn laskentaelementit mukaan. Tarjolla on myös laaja suunnittelun työkalusarja, joiden avulla voidaan ymmärtää helpommin taustalla olevan FPGA-laitteiston monimutkaisuutta.
Microchipin uusi Mi-V-ratkaisuekosysteemi lupaa tukea täysmääräisesti RISC-V-järjestelmien toteutusta. Se tarjoaa myös laajan kattavuuden kaupallisille ja avoimen lähdekoodin käyttöjärjestelmille (OS) ja Real-Time OS (RTOS) -reaaliaikapaketeille. Ekosysteemin kautta on tarjolla myös muita ohjelmatuotteita, puolivalmisteita ja erilaisia laiteohjelmia. Esimerkiksi IAR Embedded Workbench for RISC-V kehitysympäristö kuuluu Mi-V kumppanuusohjelmaan.
Microchip esitteli tapahtumassa myös uuden RISC-V-pohjaisen High-Performance Spaceflight Computing (HPSC) -prosessorin, jota se kehittää NASAlle sekä ilmailu- ja puolustusteollisuudelle. Prosessori on suunniteltu käsittelemään tietoja jopa 100 kertaa nopeammin kuin nykyiset avaruuskelpoiset tietokoneet samalla tehonkulutuksella.
Uusi HPSC alusta tulee muun muassa Ethernet-tietoliikennettä ja AI/ML-prosessointia sekä on vikasietoinen. NASA:n tehtävien lisäksi HPSC-prosessori kaupallistetaan osana standardia A&D-tuotevalikoimaa, joten sitä voitaisiin käyttää myös muissa vikasietoa tarvitsevissa kriittisissä maanpäällisissä järjestelmissä.
Omasta RISC-ytimestään tunnettu MIPS kehittää myös RISC-V-ytimeen perustuvia tuotteita. Yritys kertoi jo aiemmin tuovansa ensimmäisen RISC-V-prosessoriytimensä. MIPS eVocore P8700 lupaa tarjota monisäikeisen superskalaarisuorituskyvyn ja monen ongelman ns. Out-of-Order (OoO) -suorituksella. Piiri voidaan skaalata 64 klusteriin, 512 ytimeen ja 1 024 säikeeseen.
MIPS on kertonut tuovansa P8700-RISC-V-piirin lisensoitaviksi sekä vakio- että auto- /teollisversioina. Yritys on lisensoinut P8700:n jo ennakkoon Intelin autonomisen ajamisen Mobileyelle. Yritys aikoo käyttää sitä yhtiön EyeQ Ultra -järjestelmissään. MIPS:n piirivalikoimissa on myös moniytiminen RISC-V-piiri eVocore I8500, joka tarjoaa 2048 säiettä.
Tapahtumassa Imperas Software ilmoitti tuestaan MIPS:n RISC-V-piireille. Yrityksen sisältävät muun muassa tuen avoimen standardin RVVI-liityntään (RISC-V Verification Interface), joten kehittäjät voivat liittää toteutuksen testipenkkiin sekä hyödyntää myös IP-varmennusekosysteemiä ja SystemVerilogin toiminnallisia kattavuuskirjastoja.
Imperas tekee yhteistyötä myös piiritalo Andes Technologyn kanssa, joka on sertifioinut Impera-referenssimallit Andes-prosessorin IP-lohkoille Andes Custom Extension (ACE) -tuella ja AndesCore N25F-SE:llä. Kehittäjät voivat hyödyntää Imperasin malleja moniytimisten SoC-arkkitehtuurien tutkimiseen ja rakentamiseen. Mukana tukevat mukautetut ohjeet ja suunnitteluvirran integrointi EDA-työkaluympäristöihin.
Andes esitteli tapahtumassa AndeSysC-ympäristön, laajennettavissa olevan SystemC-mallikirjaston AndesCore-ytimille. Niitä voivat järjestelmäpiirin suunnittelijat käyttää SystemC-pohjaisen virtuaalisen alustan rakentamiseen ja suorituskyvyn arvioimiseksi. Impera-malleja myös ”ohjelmisto ensin” -suunnitteluprosessissa, joka sisältää virtuaalialustoja ja virtuaalisia prototyyppejä. Ne tarjoavat yrityksen mukaan helpotusta monimutkaisissa järjestelmäanalyysi- ja turvallisuussovelluksissa.
Siemens Digital Industries Software (entinen Mentor Graphics) kertoi tapahtuman aikoihin lisänneensä myös RISC-V-tuen Yacto Linux pohjaiseen Sokol Flex OS -ratkaisuunsa. Yritys lupasi Flex OS for RISC-V-versiot toimituksiin jo ensi vuoden ensimmäisen neljänneksen aikana. Siemensin Sokol Flex OS on ensimmäinen kaupallisesti tuettu Linux-alusta RISC-V-prosessoriarkkitehtuurille.
Taustaa: Brittiläisen ARM-suoritinarkkitehtuurin kisaajaksi pyrkivä RISC-V sopii laajalti erilaisiin teollisuus-, lääketieteellinen-, puolustus- ja ilmailu- ja kuluttajasovelluksiin. Markkinatutkimuslaitos Semico Researchin mukaan RISC-V-ytimiä voisi olla käytössä vuoteen 2025 mennessä jopa 62,4 miljardia kappaletta.
Lisää: RISC-V Summit, San Jose 14.-18.12.2022 (LINKKI), Andes Technology (LINKKI). Microchip PolarWire FPGA (LINKKI), MIPS RISC-V ISA (LINKKI), Impreras (LINKKI), Microchip Mi-V RISC-V Ecosystem (LINKKI), RISC-V Verification Interface (RVVI) Version 1.6 (LINKKI). AndeSysC (LINKKI), Siemens RISC-V Linux-tuki (LINKKI) ja Sokol FleX OS (LINKKI), IAR Embedded Workbench for RISC-V (LINKKI) ja aiemmat RISC-V-suoritinydintä käsitelleet artikkelit Uusiteknologia.fi:ssä (LINKKI).
Kuva: Siemens RISC-V